La bascule JK est un bloc de construction de base de l’électronique numérique, largement utilisé pour le stockage de données, les compteurs et la conception logique séquentielle. Il surmonte les limites de la bascule SR en éliminant les états invalides et en fournissant des fonctions de contrôle flexibles telles que Set, Reset, Hold et Toggle. Cet article explique son principe de fonctionnement, sa structure interne, ses tables de vérité, ses types, ses applications et son utilisation pratique.
Présentation de JK Flip-Flop
Une bascule JK est un circuit logique séquentiel bistable qui stocke un bit de données en utilisant deux états stables. Il dispose de deux entrées (J pour Set, K pour Reset), de deux sorties (Q et Q′) et d’une entrée d’horloge (CLK). Les entrées optionnelles Preset Preset (PR) et Clear (CLR) permettent un contrôle asynchrone.
Les tongs JK prennent en charge deux modes de fonctionnement :
• Mode synchrone – La sortie ne change qu’à l’entrée de l’horloge.
• Mode asynchrone – Les préréglages et les options Effacer remplacent l’horloge et forcent les changements de sortie immédiatement.
Contrairement à une bascule SR, la bascule JK évite l’état invalide. Lorsque J = K = 1, il effectue une opération à bascule, la sortie bascule à chaque impulsion d’horloge en raison d’une rétroaction interne.
Table de vérité JK Flip-Flop et table d’État
Table de vérité (avec entrées asynchrones)
Ce tableau montre comment la sortie réagit aux entrées cadencées et aux conditions asynchrones de préréglage/effacement.
| Relations publiques | CLR | CLK | J | L | Q(n+1) | Opération |
|---|---|---|---|---|---|---|
| 0 | 1 | X | X | X | 1 | Ensemble asynchrone |
| 1 | 0 | X | X | X | 0 | Réinitialisation asynchrone |
| 1 | 1 | 0 | X | X | Qn | Aucun changement |
| 1 | 1 | ↑ | 0 | 0 | Qn | Tenir |
| 1 | 1 | ↑ | 1 | 0 | 1 | Ensemble |
| 1 | 1 | ↑ | 0 | 1 | 0 | Réinitialiser |
| 1 | 1 | ↑ | 1 | 1 | Q̅n | Basculer |
Tables d’états (tables de caractéristiques et d’excitation)
La table de vérité peut être simplifiée en deux tables d’état importantes utilisées dans la conception et l’analyse.
Tableau des caractéristiques
Définit la sortie de l’état suivant en fonction des entrées et de l’état actuel.
| J | L | Q(n) | Q(n+1) |
|---|---|---|---|
| 0 | 0 | Qn | Qn (Tenir) |
| 1 | 0 | Qn | 1 (ensemble) |
| 0 | 1 | Qn | 0 (Réinitialiser) |
| 1 | 1 | Qn | Q̅n (basculer) |
Équation caractéristique :
Q(n+1) = J· Q̅n + K̅· Qn
Table d’excitation
Définit les entrées requises (J, K) pour réaliser une transition spécifique.
| Q(n) | Q(n+1) | J | L |
|---|---|---|---|
| 0 | 0 | 0 | X |
| 0 | 1 | 1 | X |
| 1 | 0 | X | 1 |
| 1 | 1 | X | 0 |
(X = s’en fiche)
Schéma fonctionnel de la tong JK
Le schéma fonctionnel d’une bascule JK montre comment ses entrées clés et son retour interne interagissent pour contrôler sa sortie. Les entrées J et K déterminent les actions de réglage et de réinitialisation, ce qui permet à la sortie de stocker ou de changer d’état en fonction de la logique d’entrée. Le signal d’horloge (CLK) synchronise ces opérations de sorte que les changements ne se produisent qu’à des transitions d’horloge spécifiques, garantissant ainsi une synchronisation prévisible dans les circuits numériques.
En plus de ces entrées principales, la bascule JK peut également inclure des entrées de contrôle asynchrones : Preset (PR) et Clear (CLR). Ces entrées peuvent immédiatement forcer la sortie vers la logique 1 ou la logique 0, quel que soit l’état de l’horloge, ce qui les rend utiles pour l’initialisation des circuits. Une caractéristique distinctive de la bascule JK est son chemin de rétroaction interne, où la sortie de courant Q est réinjectée dans le réseau logique. Cette rétroaction permet l’action de basculement lorsque J et K sont réglés sur 1, ce qui permet à la sortie d’alterner les états à chaque impulsion d’horloge.
Symbole logique JK Flip-Flop et schéma à broches
Symbole logique
Le symbole logique met en évidence :
• Deux entrées : J (Set) et K (Reset)
• Une entrée d’horloge avec marqueur de déclenchement de bord (symbole triangulaire, souvent avec bulle si actif-faible)
• Entrées asynchrones en option : PR (Preset) et CLR (Clear)
• Deux sorties : Q et Q′ (complémentaire)
Schéma à broches (exemple : 74LS76 JK Flip-Flop IC)
Un diagramme à broches montre comment les bascules JK sont implémentées dans les packages IC comme DIP-14.
| Numéro d’épingle | Nom de l’épingle | Descriptif |
|---|---|---|
| 1 | CLR₁ | Transparent asynchrone (LOW actif) pour Flip-Flop 1 |
| 2 | K₁ | Entrée K pour Flip-Flop 1 |
| 3 | J₁ | Entrée J pour Flip-Flop 1 |
| 4 | CLK₁ | Entrée d’horloge pour bascule 1 |
| 5 | RP₁ | Préréglage asynchrone (LOW actif) pour Flip-Flop 1 |
| 6 | Q₁ | Sortie Q pour Flip-Flop 1 |
| 7 | GND | Sol |
| 8 | Q₂ | Sortie Q pour Flip-Flop 2 |
| 9 | Le PR₂ | Préréglage asynchrone (LOW actif) pour Flip-Flop 2 |
| 10 | CLK₂ | Entrée d’horloge pour Flip-Flop 2 |
| 11 | J₂ | Entrée J pour Flip-Flop 2 |
| 12 | K₂ | Entrée K pour Flip-Flop 2 |
| 13 | CLR₂ | Transparent asynchrone (LOW actif) pour Flip-Flop 2 |
| 14 | VCC | Tension d’alimentation positive |
Tong Maître-Esclave JK
Un défi courant dans les bascules JK est la condition de course-contournement, qui se produit lorsque les deux entrées sont ÉLEVÉES (J = K = 1) et que l’impulsion d’horloge reste HAUTE assez longtemps pour que la sortie bascule à plusieurs reprises au cours d’un cycle. Cela conduit à un comportement instable.
La configuration maître-esclave n’assure qu’un seul changement de sortie par impulsion d’horloge et empêche les oscillations indésirables même lorsque J = K = 1. Cette méthode contrôle le problème de contournement en divisant l’opération en deux étapes : le maître répond lorsque CLK = HIGH, et l’esclave se met à jour lorsque CLK = LOW.
Pour des méthodes de contrôle de l’horloge plus avancées qui empêchent également la course, voir la Section 9 (Méthodes de déclenchement).
Méthodes de déclenchement JK Flip-Flop
Une bascule JK directe utilisant des horloges déclenchées par niveau peut souffrir d’un problème appelé race-around, qui se produit lorsque J = K = 1 alors que l’horloge reste HIGH assez longtemps pour que la sortie bascule à plusieurs reprises au sein d’une seule impulsion d’horloge. Cela conduit à un fonctionnement instable.
Pour éliminer ce problème, deux stratégies de déclenchement sont utilisées :
| Type de gâchette | Descriptif | Prévention des tours de course | Utilisation |
|---|---|---|---|
| Maître-esclave JK | Deux loquets en cascade ; Maître actif sur l’horloge HIGH, Esclave sur LOW | Limite le basculement à une fois par cycle | Circuits éducatifs, vitesse modérée |
| JK déclenché par le bord | Capture l’entrée uniquement sur le bord ↑ ou ↓ de l’horloge | Élimine complètement les contournements | Systèmes synchrones modernes |
Table de comportement du bord de l’horloge
| Bord de l’horloge | J | L | Q(n+1) |
|---|---|---|---|
| Pas de bord | X | X | Qn (Tenir) |
| ↑ ou ↓ | 0 | 0 | Qn |
| ↑ ou ↓ | 1 | 0 | 1 (ensemble) |
| ↑ ou ↓ | 0 | 1 | 0 (Réinitialiser) |
| ↑ ou ↓ | 1 | 1 | Q̅n (basculer) |
Les bascules JK déclenchées par les bords dominent les conceptions numériques pratiques car elles assurent des transitions nettes et une compatibilité avec les architectures d’horloge synchrones.
Schéma de synchronisation JK Flip-Flop
Un diagramme de synchronisation montre comment la sortie d’une bascule JK change en réponse aux variations de l’horloge (CLK) et des signaux d’entrée (J et K) au fil du temps. C’est un outil précieux pour comprendre le comportement de la bascule dans les circuits synchrones.
Au cours de chaque front d’horloge actif (généralement le front montant, ↑), la bascule échantillonne les entrées et met à jour la sortie Q selon ces règles :
• J = 0, K = 0 → État de maintien (la sortie reste inchangée)
• J = 1, K = 0 → Ensemble (Q devient 1)
• J = 0, K = 1 → Réinitialiser (Q devient 0)
• J = 1, K = 1 → Bascule (Q passe à sa valeur opposée)
Un diagramme de chronométrage typique des bascules JK comprend :
• Forme d’onde d’horloge (CLK) : définit le moment où les mises à jour de sortie se produisent
• Signaux d’entrée (J et K) – affichage des états d’entrée dans le temps
• Signaux de sortie (Q et Q′) – affichage des transitions d’état claires en fonction de l’entrée et de l’horloge
Ce diagramme permet de visualiser la séquence des changements d’état, ce qui facilite l’analyse des problèmes de synchronisation, la vérification du comportement synchrone et la compréhension des exigences de temps de configuration et de maintien dans la conception numérique.
Bascule JK à l’aide de portes NAND
Une bascule JK peut être construite à l’aide de portes NAND de base, ce qui révèle comment le dispositif fonctionne en interne au niveau de la porte. Cette implémentation est couramment utilisée dans l’enseignement de la logique numérique, car elle montre comment le retour d’information et le contrôle de l’horloge fonctionnent pour créer des circuits séquentiels stables.
La logique interne est construite à l’aide des éléments suivants :
• Deux portes NAND couplées qui forment le loquet bisstable de base.
• Deux portes NAND supplémentaires pour traiter les entrées J et K ainsi que le retour de sortie précédent.
• Portes NAND contrôlées par horloge qui permettent de changer d’état uniquement lorsque le signal d’horloge est actif, assurant ainsi un fonctionnement synchronisé.
Comportements fonctionnels
• La logique de retour empêche les états invalides – Contrairement au verrou SR, la configuration JK gère en toute sécurité toutes les combinaisons d’entrée.
• Action de basculement pour J = K = 1 – La rétroaction interne alterne l’état de sortie sur chaque impulsion d’horloge active.
• Fonctionnement synchrone – L’entrée d’horloge garantit que la sortie ne change qu’à des moments définis, ce qui permet l’intégration avec d’autres circuits logiques séquentiels.
Cette construction au niveau de la porte explique pourquoi la bascule JK est considérée comme universelle et fiable. Cependant, en raison de sa structure relativement complexe et de son délai de propagation, les systèmes numériques pratiques utilisent couramment des bascules JK déclenchées par les bords ou des versions IC intégrées au lieu de les construire à partir de portes discrètes.
Alors que la bascule JK au niveau de la porte explique la logique interne, les systèmes numériques pratiques doivent également résoudre des problèmes de chronométrage tels que la course. Cela conduit à de meilleures techniques de déclenchement dont il est question ci-dessous.
Circuits intégrés JK Flip-Flop populaires
Les bascules JK sont disponibles sous forme de circuits intégrés (CI) dans les familles TTL (Transistor-Transistor Logic) et CMOS. Ces circuits intégrés sont couramment utilisés dans les compteurs, les diviseurs de fréquence, les registres à décalage et les circuits de contrôle de la mémoire.
| Numéro IC | Famille Logic | Descriptif |
|---|---|---|
| 74LS73 | TTL | Bascule double JK avec Clear asynchrone ; Utilisé dans les applications logiques séquentielles de base |
| 74LS76 | TTL | Bascule double JK avec préréglage asynchrone et Clear ; Permet un contrôle externe des états initiaux |
| 74LS107 | TTL | Bascule double JK avec capacité d’effacement et de basculement actif-bas ; Idéal pour les comptoirs divisables par 2 |
| CD4027B | Système CMOS | Tongs double JK avec Set et Reset ; Offre une faible consommation d’énergie et une large plage de tension |
Applications des tongs JK
Les bascules JK sont largement utilisées car elles peuvent fonctionner comme des éléments de mémoire, des dispositifs de commutation et des compteurs synchrones. Les applications courantes comprennent :
• Division de fréquence et compteurs - Divisez la fréquence d’horloge par 2 en mode bascule
• Registres à décalage – Utilisés dans la conversion de données série-parallèle
• Machines d’état (FSM) – Logique de séquence de contrôle dans les systèmes numériques
• Conditionnement de signal – Commutateurs mécaniques de rebond
• Mise en forme d’impulsion d’horloge - Générez des signaux à ondes carrées
Comparaison des tongs JK et des tongs SR, D et T
| Fonctionnalité | Tongs JK | Tongs SR | Tongs D | Tongs en T |
|---|---|---|---|---|
| Intrants | J, K | S, R | D | L |
| État non valide | Aucun | S=R=1 invalide | Aucun | Aucun |
| Modes de fonctionnement | Régler, réinitialiser, basculer | Régler, réinitialiser | Transfert de données | Bascule uniquement |
| Cas d’utilisation | Compteurs, Registres | Loquet simple | Mémoire, registres à décalage | Comptoirs |
| Complexité | Modéré | C’est simple | C’est simple | Très simple |
| Prise en charge du déclenchement des bords | Oui | Oui | Oui | Oui |
La tong JK est la plus flexible de toutes les tongs. Il peut simuler les fonctions des tongs SR, D et T et est largement utilisé dans les compteurs et les circuits de contrôle numériques.
Dépannage et erreurs de conception courantes
| Problème courant | Descriptif | La solution |
|---|---|---|
| Erreur de synchronisation de l’horloge | Plusieurs bascules utilisant des horloges non synchronisées provoquent des décalages de synchronisation | Utiliser une seule source d’horloge globale** |
| Bruit d’entrée ou rebond de l’interrupteur | Des entrées bruyantes ou des commutateurs mécaniques provoquent des déclenchements intempestifs | Ajout de circuits de rebond ou de filtres RC |
| Broches flottantes prédéfinies/transparentes (PR/CLR) | Les entrées asynchrones non connectées provoquent des sorties imprévisibles | Lier les PR/CLR inutilisés à des niveaux logiques définis |
| Violations du temps de configuration et de maintien | Changer J/K trop près de la transition d’horloge conduit à la métastabilité | Maintenir les entrées stables avant et après le bord de l’horloge |
En conclusion
La bascule JK reste un appareil polyvalent et fiable dans les systèmes numériques modernes en raison de sa capacité à basculer entre les états et à gérer les opérations synchrones et asynchrones. Qu’il soit mis en œuvre à l’aide de portes logiques ou de circuits intégrés, il est utilisé dans les compteurs, les registres et les circuits de contrôle. Comprendre son comportement et sa synchronisation vous aide à concevoir des applications logiques séquentielles stables et efficaces.
Foire aux questions [FAQ]
Pourquoi une tong JK est-elle appelée « tong universelle » ?
La bascule JK est appelée bascule universelle car elle peut remplir les fonctions des bascules SR, D et T en configurant simplement ses entrées J et K. Cela le rend adaptable à diverses applications de logique séquentielle.
Quelle est la principale différence entre les tongs JK à déclenchement par niveau et par bord ?
Une bascule JK déclenchée par le niveau répond à l’ensemble du niveau HAUT ou BAS de l’impulsion d’horloge, tandis qu’une bascule JK déclenchée par le bord ne met à jour sa sortie qu’au niveau du front ascendant ou descendant, évitant ainsi les problèmes de contournement.
Comment convertir une tong JK en tong D ?
Une bascule JK peut fonctionner comme une bascule D en connectant J = D et K = D′. Cela force la sortie à suivre l’entrée, imitant le comportement de transfert de données d’une bascule D.
Qu’est-ce qui cause la métastabilité des tongs JK ?
La métastabilité se produit lorsque les entrées J et K changent trop près de la transition d’horloge, violant ainsi le temps de configuration ou de maintien. Cela peut entraîner des états de sortie imprévisibles ou oscillants.
Les tongs JK peuvent-elles être utilisées pour la division de fréquence ?
Oui. Lorsque les deux entrées J et K sont liées HIGH (J = K = 1), la bascule JK bascule sa sortie à chaque impulsion d’horloge. Cela divise la fréquence d’horloge par 2, ce qui le rend utile dans les compteurs numériques et les diviseurs de fréquence.